AI芯片的动力交付挑战

随着人工智能（AI）的工作负载越来越大，更复杂，开发的各种处理元素是为了处理所有数据都需要空前的功率。但是，在不降低信号完整性或引入热瓶颈的情况下，可以有效，可靠地传递这种能力，从而在半导体历史上创造了一些最艰难的设计和制造挑战。

与通用处理器不同，专门为人工智能工作负载设计的芯片将密度提高到极端水平。它们将更多的晶体管挤入较小的足迹，同时也增加了晶体管的总数，通常是以chi的形式。结果是更大的包装系统，其中电动传递不仅成为电气问题，而且是从单个芯片到服务器机架的包装，材料和系统集成挑战。

戈德温·马本（Godwin Maben）说，力量在很大程度上由动态力量主导，这是由计算和记忆之间的数据移动所驱动的。概念家伙。例如，Nvidia的Blackwell从700瓦到1,400瓦不等。这使得高效的公交架构和建筑创新（例如数据压缩策略）至关重要。

动态功率占主导地位，因为在内存和计算单元之间来回穿梭的数据量大多。这些传输使用多种高速互连发生在大规模的内存层次结构上。但是，将所有数据移动以成本为代价，从而创建了从内存层次结构决策一直到电力输送网络（PDN）的级联设计约束。

IMEC R＆D副总裁Julien Ryckaert说，随着我们转移到背面和3D堆叠时，热量变得更加局部和难以消散。这种物理压实加剧了电气移民和局部热点诸如挑战。

为了使电力传递在这些级别上进行处理，多学科的设计团队必须整体思考电压的何处和如何调节电压，如何提​​取热量，材料在高电流压力下的表现以及在电气移民前的边距和IR降低的额度以及IR下降影响可靠性。这些设计决策的复杂性需要EDA工具，制造工艺和高级包装之间的更严格的耦合。

如今，Synopsys的首席建筑师Jay Roy说，高性能计算和AI加速器已经越过了千瓦边界。设计复杂性和缩小周期的爆炸性增长对半导体SOC设计构成了持续的挑战。

在最小化功耗的同时，这种推动缩放性能迫使电力传递模型的重大变化。这不仅仅是降低阻力。这是关于对具有不同膨胀系数的材料进行建模电感行为，热梯度和耦合。现在必不可少的电压滴，当前瓶颈和热热点的早期预测是必不可少的，并且必须在真实布局和集成约束的背景下进行。

从横向到垂直电源传递
没有任何模拟解决传统横向功率传递中固有的局限性。在包装上横向路由高电流功率轨迹和打印电路板引入不再扩展的损失和空间约束。当芯片消耗100或200瓦时，这种方法是可以使用的，但是现在，这是现代AI硬件的限制因素。

当前的加速器卡通常利用横向发电架构，该体系结构在PCB痕迹的范围内，将数千个放大器路由从电源模块到处理器，''saras Micro设备首席业务官Eelco Bergman说。由于高电流和痕量阻力导致这种方法导致大量的功率损失和过度发热。”此外，可用的董事会房地产可用来支持增加的总功率，功率导轨的数量以及关键高速信号的路由。”

图1：垂直电源输送网络显示了直接嵌入包装基板中的多域电容器模块。资料来源：SARAS微型设备

在这些功率水平下，每毫米的电阻都会转化为必须消散的热量。此外，横向路由所施加的空间约束通常会在功率完整性和信号完整性之间产生权衡。在高带宽系统中，数百个高速Serdes车道与密集的功率飞机共享板的空间，这些权衡变得站不住脚。

为了克服这些局限性，半导体行业越来越多地探索垂直动力传递。通过将功率导轨或调节器直接嵌入模具，并用低阻抗路径垂直连接起来，从源到硅的距离急剧收缩。结果是降低了IR下降和噪声，同时释放了关键信号的顶部路由。

伯格曼补充说，我们正在看到客户通过嵌入式电压调节和集成的电容解决方案积极探索垂直电力输送架构，这些解决方案可以定位电源。”这些方法可以释放顶部PCB空间，减少寄生损失，并提高整体功率传递性能。”

在基板和间置器中使用集成的电动输送层，以及本地化的脱钩，使AI chiplet和加速器能够接收更清洁，更稳定的功率，而下垂较少。高级底物，包括具有嵌入式无源设备的底物，现在正在与硅本身共同设计，以优化阻抗曲线和热耗散。

同时，这些技术构成了新的可靠性挑战。通过新材料和垂直结构传递高电流需要对当前拥挤，热循环和材料疲劳进行严格的建模。嵌入的功率元素必须在强烈的热通量中存活，同时还可以从敏感信号层中进行电隔离。反过来，这是在介电材料，沉积技术和共同设计方法中推动创新的。

高级包装和热耗散
高功率密度直接转化为热密度，这会导致热点降解可靠性并降低性能。如果没有高级提取技术，即使是最有效的系统也需要热节流，从而大大降低了性能。

``高级包装今天采用多尺度的热管理技术来有效地传播和去除热量。Amkor。由于其高温电导率约为80 w/m-k，粘合合金TIM的高度有效。然而，imp依的tim需要将模具和盖子底面的背面金属化，通常是带有ti/au或ni/au之类的材料。在模具和盖子之间建立纽带是必要的，这有助于降低界面的抵抗力。

最小化模具与热量散布器之间的热电阻取决于材料和应用技术。均匀的TIM覆盖范围和低空隙处理对于在整个模具中持续去除量是必不可少的。传统的基于焊料的TIM被高性能金属合金，相变材料和新型碳基界面所取代或补充。

约翰说，确保在TIM应用中最少的空隙至关重要。”空隙会极大地阻碍热导率，从而导致热点并降低设备的可靠性。监视TIM空隙对于过程优化和设备筛选至关重要。

这些解决方案通常是针对特定工作量量身定制的。例如，AI训练产生的持续功率爆发比推断要长，需要不同的热瞬态响应。包装工程师必须与系统架构师合作，以确保冷却解决方案与现实世界的操作配置文件匹配。

约翰指出，蒂姆的选择通常基于设备功率图，这表明了高热量发电的区域。”通过将TIM属性与这些地图匹配，可以实现最佳的热管理，从而确保整个设备上有效散热。”

在多片系统中，热质量块的接近度会放大热挑战。先进的设计正在转向蒸气室，微流体冷却和双面热量提取，以管理这种复杂性。每种方法都引入了新的制造，可靠性和材料集成障碍，但是它们迅速成为使AI绩效大规模绩效的重要工具。

钼和材料迁移
随着AI加速器要求更多的功率和更严格的整合，传统的前端材料正在显示其年龄。钨和铜在本地互连和联系人中的广泛使用一直是其电导率和制造性的行业标准，但现在它在芯片的最密集的部分施加了局限性。

这是钼作为关键替代金属的出现的地方。比铜相比，具有短的电子自由路径，而在狭窄的几何形状上的可伸缩性比钨虫更好，可在晚期节点的电阻率和制造性方面有形提高。

企业副总裁兼总经理Kaihan Ashtiani说，从传统的钨金属化过渡到钼提供了大量的性能改进，包括降低50％的接触阻力。林研究。钼的较短电子自由路径使其在较小的尺寸方面具有优势，从而显着降低了紧密堆积的互连结构中的电阻问题。”

在实践中，这意味着钼在局部互连中变得尤为有利，那里的线宽度和间距现在低于20nm。在这些维度上，像钨这样的常规金属遭受电子散射的增加，这会导致更高的有效电阻率和热负载。相比之下，钼保持在受限的几何形状中保持有利的传导行为。

对于AI设备，此属性至关重要。随着越来越多的功能填充成较少的方形毫米，并且随着垂直堆叠变得越来越普遍，热量和阻力越来越局部。通过改善电性能并简化整合到原子层沉积（ALD）和化学蒸气沉积（CVD）过程中，诸如钼的物质创新有助于减轻这些影响，这些过程已经在领先的晶圆厂中很常见。

Ashtiani说，当互连尺寸在金属（如铜）等金属的平均自由路径以下缩小时，由于电子散射的频率更高，电阻会增加。”在这种情况下，像钼这样的金属具有较短的自由路径，实际上变得更加有利，因为它在较小的尺度下保持较低的耐药性。”

向钼的转变也与降低电迁移风险的行业努力保持一致。在AI工作量中常见的高电流密度下，金属迁移会随着时间的流逝而产生空隙和开放电路，这是对可靠性的日益关注的问题。钼的高熔点和谷物稳定性有助于抵消这一点，使其成为长期寿命的AI计算应用的强大候选者。

虽然尚未通用，但采用钼却在加速，尤其是在具有极端功率密度的应用中，例如GPU矩阵发动机和SRAM阵列。它还在包含背面功率传递的设备中获得吸引力，在这种设备中，金属化层的复杂性需要高度保形和低抗性材料。

背面电源交付
当今芯片体系结构中最具变革性的转变也许是转向背面动力交付网络（BSPDNS）。BSPDN并没有通过顶部的金属层来将功率和信号穿过顶部的金属层，而是通过在晶圆的底面引入功率连接来使这些功能取消这些功能。

最初由英特尔（Intel）首先公开为“权力VIA”的原始概念已发展为整个行业中采用的更广泛的技术。从本质上讲，晶圆的背面蚀刻以暴露接触，然后将其用于直接向晶体管传递功率，绕过信号路由堆栈并大大提高效率。

IMEC的Ryckaert说：“背面动力发射始于蚀刻到硅的功率vias，从背面提供直接的功率访问，这有助于减少阻抗。”'从双方处理晶片为设备缩放和路由密度开辟了新的机会，尽管由于将硅作为散热器的去除而引入了热挑战。”

这种结构重组为AI芯片提供了几个关键优势。首先，通过分离功率和信号路由，工程师在平面图和时机优化方面具有更大的灵活性。信号层可以扩展或微调，而不必担心电源分配约束。其次，它可以实现更薄且更均匀的功率网格，从而降低了IR的下降并使电压调节更具可预测性。

Ryckaert补充说，功率传递曾经是众多考虑因素之一。现在，它塑造了整个平面图。背面的PDN有助于耗资最高的路由并实现更高的晶体管密度，但它们也增加了功率密度，这使得热管理比以往任何时候都更为重要。”

此外，背面处理还引入了新的冷却选择。由于硅基板不再充当散热的障碍，因此设计人员可以实施双面冷却策略，其中将热接口应用于模具的两侧。

但是，背面发电并非没有挑战。它需要全新的过程流动和材料的进步，包括晶圆稀疏，通过（TSV）对齐，混合键合以及处理极度脆弱的模具的处理。这些结构的机械可靠性仍在研究中，而产量优化仍然是采用大批量的障碍。

设计合作和系统级别的影响
尽管有技术性的背面功率，钼互连和垂直PDN的希望，但这些进步都没有孤立地发生。下一代AI芯片将需要在整个设计堆栈中进行更紧密的方法，使用通常称为系统技术合作（STCO）的方法。

在此模型中，硅架构师，包装工程师和系统设计师从最早的设计阶段进行了合作。电力输送网络，热轮廓，机械应力和平面图必须建模为相互依赖的系统，而不是流中的顺序步骤。

Synopsys Maben说，越来越重要的是，电力感知的共同设计越来越重要。它有助于平衡热性能与定时关闭，使客户能够在最终产品中实现更好的效率和可靠性。

在系统级别上，这些优化有广泛的后果。例如，热节流是对AI芯片性能的最大威胁之一。如果没有有效的预测和缓解局部供暖，则否则精心设计的系统在现场表现不佳。

Synopsys'Roy说，上游电力传递效率的边际提高可以防止热降解。目标是让工程师早日了解这些系统如何相互作用，以使可靠性内置而不是固定。

这具有远远超出死亡的含义。系统集成商必须考虑在完整的堆栈模具，插入器，底物和PCB的PDN阻抗中。信号完整性，板级解耦和外壳级气流都会影响力有效的芯片是否会按照现实世界中的意图执行。

这些约束提高了共模拟和跨域反馈回路的重要性。电压完整性和电磁干扰（EMI）现在直接与热模拟，材料建模和功率感知验证相交。作为回应，一些芯片制造商正在内部带包装和系统工程团队，或者将它们嵌入芯片设计团队中以加快迭代并确保一致性。

除了技术协调之外，经济激励措施也推动了合法化。通过添加过量的电容，更大的电力飞机或过度工程的VRMS消耗董事会区域和资源，否则可能会计算来进行过多的电源输送系统。

萨拉斯·伯格曼（SarasâBergman）说，降低红外降低和提高功率效率会直接转化为较少的热量和降低冷却成本。这是超大数据中心的直接成本优势。

结论
随着人工智能需求的增长，优化每瓦的每一瓦的压力，每花费的每一美元都会加剧。这意味着功率传递不再是后端考虑。它已成为一条前线约束，塑造了AI芯片的设计和制造方式。当AI芯片进入千瓦政权时，该行业必须重新考虑从材料到平面图，再到晶片粘合到热量消散的一切。诸如背面发电网络，钼互连和垂直集成的基板之类的创新仅仅是开始。

AI芯片的动力传递方向的前进需要跨学科的深入协作。随着工程师面对下一代动力传递的多物理性质，围绕硅，包装和系统设计建造的筒仓正在溶解。尽管这些解决方案的成本和复杂性很高，但在绩效，效率和可伸缩性方面衡量的回报将是巨大的。

相关阅读
冷却芯片仍然是最大的挑战
加热管，盖，热接口和微通道冷却有助于消除芯片产生的热量。