作者：韩启明｜OC 政策与安全编辑

一篇最新 论文 重新研究了 DRAM 读取扰动，试图把 RowHammer、RowPress 的真实芯片实验与器件级物理模型对齐。研究关注的不是再公布一条现成攻击链，而是解释为什么访问一行内存，可能让另一行没有被访问的数据发生位翻转。

一句话结论：RowHammer 不只是一个等补丁的老漏洞，而是高密度 DRAM 的物理可靠性问题；如果器件模型解释不了真实芯片如何翻转，防御就容易停留在经验阈值和不断追赶的新变体上。

DRAM 用微小电容保存比特，电荷会泄漏，因此必须刷新。RowHammer 反复打开和关闭某一行，让相邻行受到扰动；RowPress 则通过让一行保持打开更长时间产生影响。两者最终都可能打破内存隔离，让本不该变化的比特翻转。

过去大量工作从芯片外部测量“敲多少次会翻转”，再据此设计刷新、访问计数或邻行保护。另一些研究从晶体管、电荷迁移和电场角度建立器件模型。但论文作者指出，现有模型不能同时解释多项实验现象，导致模拟中有效的假设未必能对应量产芯片。

新研究集中对齐三个一阶指标：比特向哪个方向翻转、翻转数量，以及出现第一个翻转所需的最少攻击行激活次数 ACmin。团队使用 TCAD，也就是半导体器件工艺与电学模拟，调整关键参数，使模拟结果更接近 RowHammer 和 RowPress 的真实表征。

这个工作的重要性在于防御设计。若把所有读取扰动都理解成单一泄漏机制，控制器可能只盯激活次数；而 RowPress 已经表明，行保持开启的时间同样会改变风险。更准确的物理模型可以帮助研究者选择覆盖面更好的实验条件，也能判断某种缓解措施是在解决原因，还是只适配已知样本。

但论文并没有证明现有内存立即全部不安全，也没有给普通用户一个可以自行安装的修复。TCAD 仍是模型，参数能否覆盖不同厂商、工艺节点和内存类型，需要更多真实芯片验证。芯片厂商掌握的内部结构往往不公开，这也限制了外部研究的精度。

关键事实

• 研究对象：DRAM 读取扰动，包括 RowHammer 与 RowPress
• 核心方法：真实芯片实验现象与 TCAD 器件模拟交叉对齐
• 关键指标：翻转方向、翻转数量、最小攻击行激活次数 ACmin
• 研究边界：提供器件机制基础，不是面向用户的新攻击工具或完整修复

OC 判断

安全研究经常从“能不能打出来”开始，但最终要回到“为什么会发生”。当经验防御不断被访问模式变体绕过时，继续提高阈值不一定够。把器件物理、控制器策略和系统攻击放到同一个模型里，才可能让缓解措施从补测试样本走向覆盖机制。

为什么重要

• 对开发者：普通应用难以直接修复 DRAM 物理问题，高风险系统仍需依赖平台隔离、ECC 和固件更新。
• 对芯片与云厂商：验证方案应同时覆盖激活频率和行开启时间，而不是只复现经典 RowHammer。
• 对安全研究者：模拟参数和真实芯片表征应公开到足以复核，避免把模型匹配当成普遍机制。

参考来源

• Demystifying DRAM Read Disturbance
• RowPress: Amplifying Read Disturbance in Modern DRAM Chips
• RowHammer: Reliability Analysis and Security Implications