剑桥大学研究人员发表论文科学进步本月早些时候描述了一种新型氧化铪忆阻器。这项新技术的亮点在于其工作开关电流比传统氧化物器件低大约一百万倍。
深入了解 TH Premium：内存
忆阻器是可以在同一物理位置存储和处理数据的两端设备，消除了传统计算机架构中单独的内存和处理单元之间的能源密集型数据穿梭。该论文称，由忆阻器构建的神经形态系统可以将计算功耗降低 70% 以上。
文章继续如下
大多数现有的基于 HfO2 的忆阻器依赖于丝状电阻开关，其中导电路径在氧化物内部生长和破裂。这些细丝表现出随机行为，导致设备间和周期间的均匀性较差，从而限制了计算精度。
不同的方法 - 添加锶和钛
剑桥团队采取了不同的方法，在氧化铪中添加锶和钛，并通过两步工艺沉积薄膜，从而创建 p 型 Hf(Sr,Ti)O2 层，该层可自组装 p-n 异质界面与下面的 n 型氮氧化钛层。电阻变化是通过改变该界面处的能垒高度而不是通过生长或断裂细丝来发生的。
“丝状装置会受到随机行为的影响，”巴希特在剑桥大学的一次演讲中说道。新闻稿宣布工作。“但由于我们的设备在接口处切换，因此它们在不同周期和不同设备之间表现出出色的一致性。”
这些器件的开关电流等于或低于 10-8安培，保持力超过 105秒，耐久性超过 50,000 个脉冲开关周期。使用与生物神经信号传导相当的相同 1.0 V 尖峰，研究人员在数百个不同水平上实现了超过 50 倍的电导调制范围，且没有饱和。
突触更新能量范围从约 2.5 皮焦耳到约 45 飞焦耳。这些设备还再现了尖峰时间依赖性可塑性，并在大约 40,000 个电子尖峰中保持稳定的突触操作。
仍然存在一个重大障碍
目前的沉积工艺需要700℃左右的温度，超出了标准互补金属氧化物半导体制造公差。“这是目前我们设备制造过程中的主要挑战，”巴希特说。“但我们现在正在研究降低温度的方法，以使其更符合标准行业流程。”
该器件堆栈中使用的所有材料均完全兼容 CMOS，并且已通过剑桥提交了专利申请企业。
关注Google 新闻上的 Tom's Hardware, 或将我们添加为首选来源，在您的源中获取我们的最新新闻、分析和评论。